实验报集微电子器件与电路实
学实验时姓2019.5
实验报告 实验操作 教师签字
实验三 集成MOSFET IV特性分析 实验名称(1)计算机 (2)操作系统：Centos
实验设备(3)软件平台：Cadence Virtuoso (4)工艺模型TSMC RF0.18um
1.掌握集成NMOS和PMOS在强反型、中反型、弱反型以及线性区的IV特性
实验目的2.对比长沟道器件和短沟道器件的沟道长度调制效应对IV特性的影响
3.强反型条件下，MOSFET电流随温度漂移特性
实 验 要 求
1. 实验前按要求阅读器件说明文档，阅读实验操作文档，熟悉实验过程及操作步骤
2. 实验过程中按实验报告要求操作、仿真、记录数据(波形)
3. 实验结果经指导老师检查、验收，经允许后方可关机，离开实验室
，3、实验后按要求处理数据和波形，回答问题。实验报告打印后，于下次实验时间缴交。
实 验 内 容：
实验3.1 强反型条件下MOS IV特性曲线
实验3.2 中反型条件下MOS IV特性曲线
实验3.3 弱反型条件下MOS IV特性曲线
指定尺寸的NMOS和PMOS在指定偏置条件下，对VGS电压进行DC分析，使器件分别工作于强、中和弱反型区，测试MOSFET IDS电流随VGS变化曲线，并回答思考题。
实验3.4 线性区条件下MOS IV特性曲线
指定尺寸的NMOS和PMOS在指定偏置条件下工作于指定区间，对VGS电压进行DC分析，测试MOSFET IDS电流随VGS变化曲线，并回答思考题。
实验3.5 MOSFET沟道长度的影响
指定尺寸的NMOS和PMOS偏置在饱和区，对VDS进行DC分析，测试测试MOSFET IDS电流随VDS变化曲线，对比沟道长度调制效应对长沟道器件和短沟道器件的影响，并回答思考题。
实验3.6 强反型条件下温度对MOS IV特性影响
指定尺寸的NMOS和PMOS偏置在饱和区，对温度进行DC分析，分析温度对IDS的影响。
华侨大学信息科学与工程学院电子工程系
2019LAB3
)实验报告 微电子器件与电路实验(集成华侨大学电子工程系
实验3.1 强反型条件下MOSFET IV特性分析
实验目的：
①使用MOSFET构建MOSFET工作于强反型区的电路结构
②对MOSFET的过驱动电压进行DC扫描分析，得到MOSFET工作与强反型区的IDS-VGS输出特性曲线，深入了解MOSFET的电学特性。
实验器件：TSMC 0.18um工艺混合信号工艺，MOS沟道长度L=10um，宽度W=100um的nmos2v和pmos2v器件，连接电路时，确保器件的源端和衬底端相连。
仿真分析：在Cadence Virtuoso Schematic Editing中构建MOSFET工作与饱和区的偏置电路，MOSFET沟道长度L=10um，沟道宽带为100um。调用Cadence Virtuoso ADE使用Spectre软件对过驱动电压进行DC直流扫描，范围从0.15V-0.3V，使 漏端电流波形。MOSFETMOSFET工作于强反型区，并输出数据记录：【10%】
强反型下△△强反型下△△波形记录：记录每个
NMOS漏端电流和过驱动电压关系(ID单位为uA，精确到0.1uA)
V
0.150V
0.175V
0.200V
0.225V
0.250V
0.275V
0.300V
NMOS ID
△I仿真
I %仿真
I %理论
33.33%
28.57%
25.00%
22.22%
20.00%
18.18%
PMOS漏端电流和过驱动电压关系(ID单位为uA，精确到0.1uA)
V
0.150V
0.175V
0.200V
0.225V
0.250V
0.275V
0.300V
PMOS ID
仿真 I△
I %仿真
I %理论
33.33%
28.57%
25.00%
22.22%
20.00%
18.18%
对应点的电流。Vov=0.300V特性波形，并抓取Vov=0.200V和MOS IV①对应100u/10u nmos在强反型区的IV特性曲线。
此处贴波形，注意：①背景反成白色②波形加粗③抓取Vov=0.2和0.3V条件下ID④图片可沿对角拉伸(本行可删除)
2 / 9
电学特性分析集成实验学年第二学期2018-2019 3 MOSFET1525596LAB3 Page课程编号
2019LAB3
)实验报告 微电子器件与电路实验(集成华侨大学电子工程系
IV特性曲线。②对应100u/10u pmos在强反型区的实验的电学特性。时，确保器件的源端和衬底端相连。，仿真分析：在沟道宽带为MOSFET数据记录：中反型下△△中反型下△△
)
(本行可删除条件下ID④图片可沿对角拉伸0.3V此处贴波形，注意：①背景反成白色②波形加粗③抓取Vov=0.2和
MOSFET IV特性分析3.2 中反型条件下 实验目的： MOSFET工作于中反型区的电路结构①使用MOSFET构建MOSFET输出特性曲线，深入了解MOSFET工作与中反型区的IDS-VGSMOSFET②对的过驱动电压进行DC扫描分析，得到 器件，连接电路pmos2v的nmos2v和工艺混合信号工艺，MOS沟道长度L=10um，宽度W=100um实验器件：TSMC 0.18um L=10um工作与饱和区的偏置电路，MOSFET沟道长度Cadence Virtuoso Schematic Editing中构建MOSFET，使0.0V-0.15VDC直流扫描，范围从Virtuoso ADE使用Spectre软件对过驱动电压进行100um。调用Cadence
漏端电流波形。工作于中反型区，并输出MOSFET 】【10%
0.1uA)
uA单位为，精确到NMOS漏端电流和过驱动电压关系(ID
V
0V
0.025V
0.050V
0.075V
0.100V
0.125V
0.150V
NMOS ID
△I仿真
I %仿真
I %理论
200%
100%
66.67%
50.00%
40.00%
0.1uA)
，精确到单位为uAPMOS漏端电流和过驱动电压关系(ID
V
0V
0.025V
0.050V
0.075V
0.100V
0.125V
0.150V
PMOS ID
△I仿真
I %仿真
I %理论
200%
100%
66.67%
50.00%
40.00%
3 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号
2019LAB3
实验报告(集成)华侨大学电子工程系 微电子器件与电路实验
对应点的电流。和Vov=0.150V波形记录：记录每个MOS IV特性波形，并抓取Vov=0.050V 特性曲线。在弱反型区的IV①对应100u/10u nmos实验的电学特性。L=0.18umADE仿真分析：在使用电流波形。
)
本行可删除④图片可沿对角拉伸(和0.15V条件下ID此处贴波形，注意：①背景反成白色②波形加粗③抓取Vov=0.05
IV特性曲线。②对应100u/10u pmos在弱反型区的)
(本行可删除0.15V条件下ID④图片可沿对角拉伸此处贴波形，注意：①背景反成白色②波形加粗③抓取Vov=0.05和
特性分析弱反型条件下3.3 MOSFET IV 实验目的： 的电路结构(亚阈值)①使用MOSFET构建MOSFET工作于中弱型区MOSFET输出特性曲线，深入了解工作与弱反型区的IDS-VGSMOSFET的过驱动电压进行DC扫描分析，得到MOSFET②对 器件；沟道长度和pmos2v，宽度W=100um的nmos2vMOS实验器件：TSMC 0.18um工艺混合信号工艺，沟道长度L=10um 连接电路时，确保器件的源端和衬底端相连。pmos2v和器件.，宽度W=1.8um的nmos2vVirtuoso 工作与饱和区的偏置电路。调用Cadence Schematic Cadence Virtuoso Editing中构建MOSFET漏端MOSFET工作于弱反型区，并输出-0.40V~0.00V，使MOSFET直流扫描，范围从Spectre软件对过驱动电压进行DC 】【15%数据记录：
4 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号
2019LAB3
)实验报告微电子器件与电路实验(集成华侨大学电子工程系
）mV,精确到1mV，电压单位为表3-3 MOSFET弱反型区导电特性（电流单位uA，精确到0.01uAV100u/10u 1.8u/0.18u MOSFETV100u/10u 1.8u/0.18u 值摆幅亚阈值摆幅多。
-0.300 V
-0.250 V
-0.200V
-0.150V
-0.100V
-0.050V
0.000V
亚阈值摆幅S
Vov 使器件截止时的
亚阈值摆幅S
使器件截止时的Vov
S
亚阈值摆幅
），精确到0.01uA弱反型区导电特性（电流单位uA
-0.300 V
-0.250 V
-0.200V
-0.150V
-0.100V
-0.050V
0.000V
S 亚阈值摆幅
Vov 使器件截止时的
S 亚阈值摆幅
Vov 使器件截止时的
)
(亚阈值摆幅抓取亚阈值区电流下降一个数量级所需要vov的变化量波形记录:值，确定亚阈Vov和0.1uA对应的①对应100u/10u nmos在亚阈值区的IV特性曲线，并抓取ID=1uA 。S
)
本行可删除④图片可沿对角拉伸(此处贴波形，注意：①背景反成白色②波形加粗③抓取电流下降一个数量级的△Vov
值，确定对应的Vov特性曲线，并抓取ID=1uA和0.1uA在亚阈值区且的②对应1.8u/0.18u nmosIV S。
)
本行可删除(此处贴波形，注意：①背景反成白色②波形加粗③抓取电流下降一个数量级的△Vov④图片可沿对角拉伸
相比，是比较大还是比较小还是差不器件的亚阈值摆率S1.8u/0.18u 100u/10u和NMOS：思考题3.4 】【5%)10(亚电流变化倍对应的VGS变化量。。从器件物理角度解释该现象。
5 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号
2019LAB3
)实验报告 微电子器件与电路实验(集成华侨大学电子工程系
实验的电学特性。L=0.18um仿真分析：在使用端电流波形。数据记录：线性区下V1.8u/0.18u 线性区下V1.8u/0.18u MOS IVMOS IV
ADE漏
MOSFET IV特性分析3.4 线性区条件下 实验目的： MOSFET工作于线性区的电路结构①使用MOSFET构建MOSFETIDS-VGS输出特性曲线，深入了解扫描分析，得到MOSFET工作于线性区的的过驱动电压进行②对MOSFETDC 器件；沟道长度和pmos2vW=100um的nmos2vTSMC 0.18um工艺混合信号工艺，MOS沟道长度L=10um，宽度实验器件： 连接电路时，确保器件的源端和衬底端相连。.和pmos2v器件，宽度W=1.8um的nmos2vVirtuoso MOSFET工作于线性区的偏置电路。调用Cadence Cadence Virtuoso Schematic Editing中构建MOSFET，使MOSFET工作于深度线性区，并输出Spectre软件对过驱动电压进行DC直流扫描，范围从0.150V~0.30V 】【15%
0.1uA) ，精确到单位为uANMOS漏端电流和过驱动电压关系(ID
0.150V
0.175V
0.200V
0.225V
0.250V
0.275V
0.300V
100u/10u
△I
I
△
0.1uA) uA，精确到漏端电流和过驱动电压关系(ID单位为PMOS
0.150V
0.175V
0.200V
0.225V
0.250V
0.275V
0.300V
100u/10u
△I
I
△
ID ID扣去前一列的为Vov增加时电流的增量，计算时可以用后一列注：①△I 思考题：是不断增加，还是不断减小，还是大致相同？从I对NMOS器件，过驱动电压增加时，△思考题3.1
】【5%特性方程解释该现象。
是不断增加，还是不断减小，还是大致相同？从器件，过驱动电压增加时，Ron思考题3.2 对NMOS 】【5%Ron特性方程和电学角度解释该现象。如果要进一步减小，电学上应该采用什么方法？
6 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号
2019LAB3
实验报告集成)华侨大学电子工程系 微电子器件与电路实验(
器件的性区的导通电阻，通过欧姆定律可以知道实验学特性。长度确保器件的源端和衬底端相连。仿真分析：在使用数据记录：表格1.8u/0.18u
ADE
NMOSRon比，是PMOS器件的思考题3.3 对比NMOS器件和PMOS器件在相同过驱动电压条件下的Ron
在线为MOS特性方程和电学角度解释该现象。注RonRon大，还是小，还是大致相同？从MOS IV/IRon=V 5%】【DDS
3.5 MOSFET 沟道长度调制效应影响 实验目的： MOSFET工作于饱和区的电路结构①使用MOSFET构建的电MOSFETIDS-VDSMOSFET工作于线性区的输出特性曲线，深入了解MOSFET的VD电压进行DC扫描分析，得到②对 沟道MOS和pmos2v器件；沟道长度L=10um，宽度W=100um的nmos2v实验器件：TSMC 0.18um工艺混合信号工艺，MOS连接电路时，.pmos2v器件宽度W=1.8um的nmos2v和，L=1um，宽度W=10um的nmos2v和pmos2v器件沟道长度L=0.18um Virtuoso 工作于饱和区的偏置电路。调用Cadence Virtuoso Schematic Editing中构建MOSFETCadence
漏端电流波形。，并输出MOSFET电压进行DC直流扫描，范围从0.50V~1.50VSpectre软件对VD 15%】【
0.01uA）3-5 长沟道和短沟道器件沟道长度调制效应对比（电流单位uA，结果精确到
NMOS
VD
0.3
0.5
0.7
0.9
1.1
1.3
1.5
VDS
0.3
0.5
0.7
0.9
1.1
1.3
1.5
100u/10u
ID
△ID
ID/ID' △
10u/1u
ID
ID △
ID/ID' △
ID
ID △
ID/ID'
△
7 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号
2019LAB3
实验报告集成)华侨大学电子工程系 微电子器件与电路实验(
PMOS 1.8u/0.18u 注意注意△件的斜率变化比较大？为什么？实验学特性。时，确保器件的源端和衬底端相连。仿真分析：在沟道宽带为MOSFET数据记录：
VD
0.3
0.5
0.7
0.9
1.1
1.3
1.5
VDS
1.5
1.3
1.1
0.9
0.7
0.5
0.3
100u/10u
ID
△ID
△ID/ID'
10u/1u
ID
ID △
△ID/ID'
ID
△ID
△ID/ID'
的比值ID前一列IDID/ ID'表示漏端电流增量△变化曲线的斜率，哪种器VDS器件的ID随10u/1u、1.8u/0.18u的NMOS100u/10u思考题3.5：分析、 】【5%
特性随温度漂移特性强反型条件下MOSFET IV3.6
实验目的： 工作于强反型区的电路结构构建MOSFET①使用MOSFET的电MOSFETIDS-Temp输出特性曲线，深入了解DC扫描分析，得到MOSFET工作与强反型区的②对MOSFET的温度进行 器件，连接电路和pmos2v，宽度W=100um的nmos2v实验器件：TSMC 0.18um工艺混合信号工艺，MOS沟道长度L=10um ，沟道长度L=10umMOSFET工作与饱和区的偏置电路，MOSFETCadence Virtuoso Schematic Editing中构建℃，并输出~125直流扫描，范围从-25℃DC100um。调用Cadence Virtuoso ADE使用Spectre软件对温度进行 漏端电流波形。
】【10%表3-6 温度 NMOSI
△PMOS I
△
0.1uA) 精确到电流单位uA,特性曲线(温度ID
-25℃
℃0
25℃
℃50
75℃
100℃
125℃
8 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号
2019LAB3
实验报告集成)华侨大学电子工程系 微电子器件与电路实验(
℃对应点的电流。℃和100波形记录：记录每个MOS IV特性波形，并抓取温度为0 100u/10u nmos在强反型区的温度漂移曲线。①对应
)
(本行可删除℃条件下ID④图片可沿对角拉伸℃和此处贴波形，注意：①背景反成白色②波形加粗③抓取温度0100
在强反型区的温度漂移曲线。②对应100u/10u pmos
)
(本行可删除℃条件下℃和100ID④图片可沿对角拉伸此处贴波形，注意：①背景反成白色②波形加粗③抓取温度0
9 / 9
MOSFET3 2018-2019学年第二学期实验集成电学特性分析1525596LAB3 Page课程编号